Western Digital Corp. (NASDAQ : WDC) annonce un nouveau partenariat stratégique avec PlatformIO Labs, OÜ, en collaboration avec SiFive, Inc., dans le but d’étendre l’ouverture de la plate-forme de développement intégrée agnostique PlatformIO et l’enrichir de nouveaux outils. Fort des retours positifs de la communauté des développeurs, Western Digital dévoile également des nouveautés majeures de son cœur open source RISC-V SweRV Core™ et de son architecture à cohérence de cache OmniXtend™.

Avec l’appui des investissements stratégiques de Western Digital et SiFive, les programmeurs développant des logiciels pour RISC-V et d’autres architectures pourront désormais utiliser gratuitement les fonctionnalités PlatformIO Plus™, jusque-là payantes, notamment les outils PIO Plus Unified Debugger et PIO Uniting Testing Engine, ainsi que les capacités d’accès à distance. Les ingénieurs peuvent également répliquer leur projet dans plusieurs environnements de système d’exploitation, offrant une plus grande souplesse et évitant d’avoir à se familiariser avec des outils spécifiques complexes. Avec l’ouverture de ces ressources exclusives de test et de débogage multi-architecture, PlatformIO devient un environnement totalement open source pour la conception complète de technologies embarquées, notamment par l’écosystème RISC-V.

PlatformIO permet d’optimiser la conception d’une vaste gamme de technologies matérielles et logicielles embarquées, pour un grand nombre de systèmes d’exploitation et plates-formes de développement de premier plan, ainsi que des centaines de cartes. Ses capacités unifiées de configuration de projet font appel aux gestionnaires intégrés de packages et de bibliothèques pour installer automatiquement la bibliothèque et les chaînes d’outils requises en fonction de l’environnement de compilation d’un projet.

Western Digital accélère également la conception de matériel RISC-V avec une mise à jour de son cœur SweRV Core, dont la version 1.1 apporte un grand nombre d’améliorations, notamment en termes de performances et de fiabilité : accélération des fonctions de division et de lecture (fetch), incorporation du contrôle de synchronisation d’entrées-sorties, renforcement des capacités de correction d’erreurs, perfectionnement du débogage multicœur, etc. Conçu au départ pour un usage interne, ce cœur 32 bits à architecture « in-order » a été mis à la disposition de l’écosystème RISC-V en open source par Western Digital au début de cette année.

Par ailleurs, l’architecture système orientée mémoire OmniXtend de Western Digital est désormais interopérable avec l’ASIC pour commutateurs Ethernet Tofino™ de Barefoot Network, programmable en P4 par l’utilisateur. OmniXtend est une nouvelle architecture ouverte destinée à assurer la cohérence de mémoire cache sur une structure d’interconnexion Ethernet, permettant l’accès et le partage des données avec un grand nombre de composants divers. La compatibilité avec l’ASIC de commutation Tofino a son importance : grâce à elle, les architectes de datacenter peuvent mettre en œuvre des architectures innovantes dans lesquelles la mémoire principale est au centre du réseau. OmniXtend garantit la cohérence uniforme du cache entre les processeurs graphiques (GPU), FPGA, accélérateurs ML et les processeurs centraux (CPU). Cela ouvre la voie à d’autres avancées dans les architectures de datacenter, la microarchitecture des CPU ou encore l’accélération des calculs spécialement conçue pour les équipements orientés données.

Ces annonces s’inscrivent dans l’engagement de longue date de Western Digital de faire migrer un milliard de ses cœurs de processeur vers l‘architecture RISC-V. Grâce à RISC-V, Western Digital peut rejoindre et s’appuyer sur une vaste communauté d’inventeurs qui s’attachent à rapprocher des données une puissance de calcul croissante. Ce rapprochement permet de réduire au minimum les mouvements de données à la périphérie du réseau et à l’intérieur des datacenters, et ainsi d’optimiser le traitement en fonction du lieu, de l’application ou de l’urgence.