Western Digital annonce la technologie 4 Bits par cellule (x4) sur 3D Nano
août 2017 par Marc Jacob
Western Digital Corp. annonce le développement fructueux d’une architecture de mémoire flash à 4 bits par cellule, X4, basée sur la technologie 3D NAND à 64 couches, la BiCS3.
S’appuyant sur son innovation pionnière dénommée X4 pour la technologie 2D NAND et sa réussite passée dans la commercialisation de celle-ci, l’entreprise a aujourd’hui développé la technologie X4 pour 3D NAND en exploitant ses profondes capacités d’intégration verticale. Celles-ci englobent le traitement des plaquettes de silicium, l’ingénierie des SSD pour fournir seize niveaux de données différents dans chaque nœud de stockage et une expertise système pour la gestion globale des flash. La technologie BiCS3 X4 offre une capacité de stockage de pointe fournissant 768 Gigabits sur une seule puce, une augmentation de 50 % par rapport à la précédente puce de 512 Gigabits équipée de l’architecture 3 bits par cellule (X3).
Western Digital présentera des produits amovibles et des disques SSD fabriqués avec la technologie BiCS3 X4 et des possibilités système en août au sommet de mémoire flash de Santa Clara en Californie.
Cette dernière réalisation fait suite à une tradition portant sur de près de trois décennies d’innovations dans le domaine du stockage flash, y compris les technologies flash à cellule multi-niveaux (MLC) de l’industrie qui utilisent 2 bits (X2) et 3 bits (X3) par cellule.
L’entreprise espère produire sa technologie 3D NAND X4 pour de multiples applications finales qui peuvent tirer profit des points de capacité supérieurs supportés par la technologie X4. Les futures générations de la technologie 3D NAND, y compris la BiCS4 à 96 couches, devraient également exploiter la technologie X4.