Le cœur RXv3 renforce l’architecture du processeur Renesas RX. Il est rétro-compatible avec les cœurs RXv2 et RXv1 des familles de microcontrôleurs RX 32 bits actuelles de Renesas. La compatibilité binaire utilisant les mêmes jeux d’instructions du cœur CPU garantit que les applications écrites pour les cœurs RXv2 et RXv1 de génération précédente sont transférées aux MCU basés sur RXv3.

Principales Fonctionnalités du Cœur CPU RXv3 :
– Le cœur CPU RXv3 repose notamment sur une architecture CISC (Complex Instruction Set Computer). Il s’appuie sur l’architecture RXv2 avec un pipeline amélioré, des options pour les fonctions de sauvegarde des banques de registres et des capacités d’unité de calcul en virgule flottante (FPU) double précision.
– L’architecture superscalaire à cinq étages du cœur RX améliorée permet au pipeline d’exécuter plus d’instructions simultanément tout en maintenant son efficacité énergétique.
– Le cœur RXv3 permet des temps de réponse d’interruption plus rapides avec une nouvelle option pour les sauvegardes de registres (contexte) en un seul cycle.
En utilisant des instructions dédiées et des banques de registres de sauvegarde contenant jusqu’à 256 banques, les développeurs peuvent réduire les temps de traitement des interruptions nécessaires aux systèmes embarqués fonctionnant dans des applications en temps réel, telles que le contrôle moteur.
– L’approche de développement à base de modèle (MBD) permet au DP-FPU de contribuer à réduire les efforts de portage de modèles de contrôle de haute précision sur le MCU.
Semblable au cœur RXv2, le cœur RXv3 exécute des opérations DSP/FPU et des accès mémoire simultanément pour augmenter les capacités de traitement du signal.

Disponibilité

Renesas prévoit de commencer à échantillonner les livraisons de MCU basées sur le cœur RXv3 avant la fin du quatrième trimestre 2018.